文献类型：期刊文献

中文题名：无失真并行数据压缩的脉动阵列ASIC设计

英文题名：A Systolic ASIC Scheme for Undistorted Parallel Data Compression

作者：顾静[1];帅典勋[1];顾清[2]

机构：[1]华东理工大学计算机科学与工程系,上海200237;[2]清华大学智能技术和系统国家重点实验室,北京100084

年份：2000

卷号：28

期号：9

起止页码：135

中文期刊名：电子学报

外文期刊名：Acta Electronica Sinica

收录：CSTPCD;;Scopus;北大核心:【北大核心1996】；CSCD:【CSCD2011_2012】；

基金：973国家重点基础研究规划项目基金!(No .G1 9990 32 70 7);国家自然科学基金!(No .697730 37)

语种：中文

中文关键词：数据压缩;遗传算法;ASIC;脉动阵列

外文关键词：data compression;genetic algorithm;timing simulation;functional simulation;ASIC (Application Specific Integrated Circuit)

摘要：本文提出适用于无失真并行数据压缩的超大规模ASIC的逻辑电路设计 .与其他传统的串行或小规模并行无失真数据压缩的硬件或软件方法相比 ,本文的Systolic阵列结构有更好的并行性、实时性和普适性 .对ASIC的时序和功能进行的模拟验证 ,证明了逻辑和电路设计的正确性和有效性 .
This paper presents a new systolic ASIC scheme to implement the undistorted parallel data compression algorithm based on genetic algorithm (GA).In comparison with other traditional sequential or small scale parallel methods of data compression,the proposed systolic scheme has much higher parallelism,real time performance and more suitability.The simulation of timing performance and functionality for the ASIC scheme verifies its correctness and effectiveness.