文献类型：期刊文献

中文题名：基于FPGA的AES核设计

英文题名：Design of AES Core Based on FPGA

作者：韩津生[1];林家骏[1];周文锦[2];叶建武[3]

机构：[1]华东理工大学信息科学与工程学院,上海200237;[2]天津市政府国际经济研究室,天津300041;[3]东方通信股份有限公司,浙江杭州310053

年份：2013

卷号：35

期号：3

起止页码：80

中文期刊名：计算机工程与科学

外文期刊名：Computer Engineering & Science

收录：CSTPCD;;北大核心:【北大核心2011】；CSCD:【CSCD2013_2014】；

基金：国家自然科学基金资助项目(60903186)

语种：中文

中文关键词：AES;全流水线;计算加速;FPGA

外文关键词：AES;fully pipeline; computing acceleration;FPGA

摘要：AES在安全性、高性能、高效率、易用性和灵活性等方面都具有显著的优点,随着业界对计算性能要求的不断提高,在FPGA上实现AES加解密硬核的研究得到了越来越多的关注。在深入分析AES算法的基础上,提出了基于FPGA的AES全流水硬件核设计模型。模型中改进了ae数据块和轮运算的硬件设计结构,有效地提高了AES硬核的计算性能。在Altera公司EP4CE40F23C6FPGA上的硬件实现结果显示,该AES硬核的硬件资源消耗为6413个LE和80个M9K,工作频率为310MHz,计算吞吐率为9.92Gbps,获得了非常好的计算加速效果。
AES has its remarkable advantages in security, high performance, high efficiency, ease of use, flexibility, etc. As the demand of computation performance increases, researches on AES＇s FPGA implementation are paid more attention to. Based on the analysis of AES algorithm, a FPGA based fully pipelined AES model is proposed. In this model, the structure of the ae data block and wheel computa- tion are modified in order to improve the performance of the AES hardcore. The implementation results on Altera EP4CE40F23C6 FPGA show that the proposed AES hardcore can run at 310 MHz with the computation throughput of 9.92 Gbps at the cost of 6413 LE and 80 MgK.