文献类型：期刊文献

中文题名：RTL级符号模拟系统

英文题名：RTL Symbolic Simulation System

作者：况翔[1];宋国新[1]

机构：[1]华东理工大学计算机科学与工程系,上海200237

年份：2004

卷号：30

期号：6

起止页码：673

中文期刊名：华东理工大学学报（自然科学版）

外文期刊名：Journal of East China University of Science and Technology

收录：CSTPCD;;EI(收录号：2005068830085);Scopus;北大核心:【北大核心2000】；CSCD:【CSCD2011_2012】；

语种：中文

中文关键词：二叉决策图;Verilog硬件描述语言;符号模拟

外文关键词：BDD; Verilog HDL; symbolic simulation

摘要：给出了一组从VerilogHDL到可符号执行代码的转换规则,并且提出了ProcessQueue机制。通过运用符号模拟的方法和二叉决策图技术,给出了一个RTL级的符号模拟系统的实现方法。本系统能够有效地对RTL级Verilog算法进行符号模拟,并且支持带有时间延迟的If结构的符号模拟。
We present a set of rules, which can translate Verilog HDL specifications into executable symbolic codes, and a processQueue mechanism. We propose a method of implementing a symbolic simulation system which uses symbolic simulation and BDD. Our system can effectively simulate RTL Verilog, and support if-then-else structure with time delay.